Компании Fujitsu и SuVolta продемонстрировали полностью
работоспособные образцы новой памяти стандарта SRAM (Static Random Access Memory
статическая оперативная память с произвольным доступом), изготовленные по давно
известной технологии CMOS (Комплементарная Металл-Оксид-Полупроводниковая
логика). Главным отличием этой технологии, получившей фирменное наименование
«PowerShrink», является сниженное более чем в два раза потребление энергии на
поддержание состояния элементов. Первые серийные изделия с технологией PowerShrink
будут выпущены компанией Fujitsu в 2012 г. с технологической нормой 65 нанометров. Кроме того, разработчики планируют лицензировать технологию сторонним
производителям.
Технологию PowerShrink впервые разработала и показала в виде
опытных образцов компания SuVolta 6 июня текущего года. Первым лицензиатом этой
технологии стала компания Fujitsu, которая и показала первые предсерийные
образцы новой статической памяти на конференции IEEE International Electron Devices
Meeting в Вашингтоне (США).
По данным разработчиков, энергопотребление памяти SRAM плавно
понижалось по мере уменьшения размера элементов в микросхемах. Например, при
достижении технологической нормы (размера единичных элементов) в 130 нанометров
необходимое напряжение питания упало до цифры порядка 1,0 В. Тем не менее, при
дальнейшей миниатюризации не удавалось добиться значительного снижения по этому
показателю, даже при технологической норме 28 нанометров напряжение питания
пришлось оставить на уровне 1,0 В из-за множества факторов, включая
непрогнозируемые флуктуации под влиянием примесей (RDF - Random Dopant Fluctuation).
Единичные атомы загрязнений вносили слишком большую погрешность в напряжении
питания каждого отдельного элемента схемы с пониженным общим напряжением
питания, что тормозило работу по сокращению потребления энергии, а,
следовательно, ухудшало ситуацию с охлаждением все более плотных микросхем.
Одним из ключевых достижений технологии PowerShrink, как
заявляют компании Fujitsu и SuVolta, является технология «глубоко обедненного
канала» DDC (Deeply Depleted Channel), которая уменьшает отклонения в
напряжении питания для заданных областей схемы. Таким образом, добившись точной
подачи питания на каждый элемент, разработчики смогли снизить напряжение
входного питания до 0,425 В для чипа SRAM-памяти емкостью 576 килобит.
Создатели технологии PowerShrink также заявляют, что их разработка
хорошо сочетается с существующими инфраструктурами, в том числе с конструкциями
типа «система-на-чипе» (SoC – System-on-Chip), схемами контроля смещений и
производственными линиями. Это значительное преимущество по сравнению с
трехмерными полупроводниковыми затворами Intel Tri-Gate, которые также решают
проблему RDF-флуктуаций.
Компания SuVolta существует уже 6 лет, однако до нынешнего
года никак себя не проявляла. Представленная нынче технология PowerShrink не
только снижает потребление энергии за счет глубоко обедненных КМОП-каналов на
30% за счет снижения напряжения питания, но и сокращает утечку мощности на 80%
и более. Кроме того, новая технология не требует переоборудования
производственных мощностей, в отличие от технологии Intel Tri-Gate, для
внедрения которой потребовались миллионы долларов. Стоит отметить, что первые
серийные процессоры Intel Ivy Bridge планируется выпустить уже в апреле 2012
года с технологической нормой 22 нанометра. Чипы с поддержкой технологии PowerShrink,
изготовленные по 65-нм технологическому процессу, пойдут в серию во второй
половине 2012 года.
По материалам сайтов TechCrunch, VentureBeat и WindowsForDevices.
|
